关于芯片测试的几个术语|行业资讯 -九游会平台
您好,欢迎来到深圳市鸿怡电子有限公司j9九游会登陆入口官网
鸿怡测试座耐高低温、抗老化、寿命长,世界500强企业指定供应商。
当前位置九游会平台-j9九游会登陆入口 » 鸿怡电子新闻中心 » 新闻中心 » 行业资讯 » 关于芯片测试的几个术语
返回列表 来源:鸿怡电子 查看手机网址
扫一扫!扫一扫!
浏览:- 发布日期:2019-05-29 17:17:13【 】

名词解释

  • wat=wafer acceptance test

  • cp=chip probing

  • ft=final test



  • wat:wafer level的管芯或结构测试

  • cp:wafer level 的电路测试含功能

  • ft:device level的电路测试含功能


  • wat是对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定;

  • cp是wafer level的chip probing,是整个wafer工艺,包括backgrinding和backmetal(if need),对一些基本器件参数的测试,如vt(阈值电压),rdson(导通电阻),bvdss(源漏击穿电压),igss(栅源漏电流),idss(漏源漏电流)等,一般测试机台的电压和功率不会很高;

  • ft是packaged chip level的final test,主要是对于cp passed ic或device芯片应用方面的测试,有些甚至是待机测试。


  • cp测试主要是挑坏die,修补die,然后保证die在基本的spec内function well,减少了封装和测试的成本,可以更直接的知道wafer 的良率。

  • ft是把坏的chip挑出来;主要是package完成后,保证die在严格的spec内能够function,检验的是封装的良率。

  • cp对整片wafer的每个die来测试

  • ft则对封装好的chip来测试

  • cp的难点在于,如何在最短的时间内挑出坏die,修补die。

  • ft的难点在于,如何在最短的时间内,保证出厂的unit能够完成全部的function。

  • cp是对wafer进行测试,检查fab厂制造的工艺水平

  • ft是对package进行测试,检查封装厂制造的工艺水平


cp pass才会去封装,然后ft,确保封装后也pass。pass ft还不够,还需要做process qual和product qual。cp 测试对memory来说还有一个非常重要的作用,那就是通过mra计算出chip level 的repair address,通过laser repair将cp测试中的repairable die 修补回来,这样保证了yield和reliability两方面的提升。

现在对于一般的wafer工艺,很多公司多把cp给省了,为了减少成本。对于测试项来说,有些测试项在cp时会进行测试,在ft时就不用再次进行测试了,节省了ft测试时间;但是有些测试项必须在ft时才进行测试(不同的设计公司会有不同的要求)。

一般来说,cp测试的项目比较多,比较全;ft测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做ft不做cp(如果ft和封装yield高的话,cp就失去意义了)。


  • cp 一般是在测试晶圆,封装之前看,封装后都要ft的。不过bumpwafer是在装上锡球,probing后就没有ft。

  • ft是在封装之后,也叫“终测”。意思是说测试完这道就直接卖去做application。

  • cp用prober,probe card,ft是handler,socket。

  • cp比较常见的是room temperature=25度,ft可能一般就是75或90度。

  • cp没有qa buy-off(质量认证、验收),ft有。


  • cp两方面

  1. 监控工艺,probe实际属于fab范畴。

  2. 控制成本。ft封装和测试成本是芯片成本中比较大的一部分,所以把次品在probe中reject掉或者修复,最有利于控制成本。


  • ft:终测通常是测试项最多的测试了,有些客户还要求3温测试,成本也最大。至于测试项呢

  1. 如果测试时间很长,cp和ft又都可以测,像trim项,加在probe能显著降低时间成本,当然也要看客户要求。

  2. 关于大电流测试呢,ft多些,有时测十几安培的功率mosfet,一个pad上十多个needle。

  3. 有些pad会封装到device内部,在ft是看不到的,所以有些测试项只能在cp直接测,像功率管的gate端漏电流测试igss。


在测试方面,cp比较难的是探针卡的制作,并行测试的干扰问题。ft相对来说简单一点。还有一点,memory测试的cp会更难,因为要做redundancy analysis,写程序很麻烦。 

cp在整个制程中算是半成品测试,目的有两个。一个是监控前道工艺良率,另一个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比ft要少些。最简单的一个例子,碰到大电流测试项cp肯定是不测的(探针容许的电流有限),这项只能在封装后的ft测。不过许多项cp测试后ft的时候就可以免掉不测了(可以提高效率),所以有时会觉得ft的测试项比cp少很多。

应该说wat的测试项和cp/ft是不同的。cp不是制造(fab)测的!而cp的项目是从属于ft的(也就是说cp测的只会比ft少),项目完全一样的;不同的是卡的spec而已;因为封装都会导致参数漂移,所以cp测试spec收的要比ft更紧以确保最终成品ft良率。还有相当多的dh把wafer做成几个系列通用的die,在cp是通过trimming来定向确定做成其系列中的某一款,这是解决相似电路节省光刻版的最佳方案;所以除非你公司的wafer封装成device是唯一的,且wat良率在99%左右,才会盲封的。盲封的dh很少很少,风险实在太大,不容易受控。 

推荐阅读

【本文标签】:定制ic测试座 ic测试治具.bga测试治具 芯片封装测试 btb测试座
【责任编辑】:鸿怡电子九游会平台的版权所有:九游会平台-j9九游会登陆入口转载请注明出处
网站地图